VHDL ile Kayan Toplayıcı (Moving Sum) Tasarımı

Şekil 1’de gösterilen N adet örneğe sahip bir örneklem penceresinin toplam değerinin hesaplanma işlemleri Denklem (1) ve Denklem (2)’de gösterildiği gibi yapılmaktadır. Şekil 1 . N adet örneğe sahip örneklem penceresi Daha az toplama işlemi yapabilmek amacıyla, yeni toplam değerini bulmak için

Read More

AES Algoritmasının FPGA Tabanlı Gerçeklenmesi

Günümüzde, bilgi güvenliğinin önemi artmakta ve güvenliğin sağlanması için şifreleme algoritmaları kullanılmaktadır. Şifreleme algoritmalarının donanımsal gerçeklenmesi güvenlik ve hız açışından yazılımsal gerçeklemelere tercih edilmektedir. Bu çalışmada, AES şifreleme algoritması donanımsal gerçeklenmiştir. Uygulama paralel veri işleme özelliğinden ve kodların lojik kapılara çevrilerek daha

Read More

VHDL ile Clock Domain Crossing İşlemi

Aşağıda A saat darbesi frekansında mevcut bir sinyalin B saat darbesi frekansında oluşturulmasını sağlayan VHDL kodları aşağıda verilmiştir.

Read More

İris Tanımada Normalizasyon

Farklı insanlardan alınan irisler farklı boyutlarda olabilir ve hatta aynı gözdeki irislerde görüntü titreşimlerine göre veya görüntü iris arası uzaklığa göre boyutu değişebilir. İriste yüksek derecede elastik bozulmalar eşleştirme sonuçlarını etkileyecektir. Daha doğru tanıma sonuçları elde edebilmek amacıyla yüksek derecede bozulmayı gidermek

Read More

LM Algoritması ile FIR Filtre Parametre Kestirimi

Aşağıda FIR filtre parametre kestirim işlemlerini gerçekleştiren Matlab kodları verilmiştir.

Read More